|
|
幾個建議方案 :
7 z$ @" @7 i4 v; l a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
- I# F1 X" t! L7 Q' u
. X8 @' ^, M0 n W b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
0 c p4 }- [% R6 q, U! T4 {$ H. R& H
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在 m l% n2 O. Y2 E% j( P7 r. Y
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容- e( k' O R$ A1 X+ v
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增1 ^3 `# W# B) b& [3 U2 I! ?
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
3 I- o& U9 _6 M" o$ b; g+ B" W& s+ |
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在. e2 p3 ]% ~1 @3 M
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
* v3 _% R0 n u$ P+ S ,而且要看是否影響到function)# ]" a3 [; _. T+ s- w
" y* C- R' b7 H4 a! I% M3 O, ?$ S* C e. Data trace靠近Main chip端加約22 ohm左右的電阻7 J7 |; F3 Q+ c1 K
! {8 E7 G5 f$ |/ }- L; K0 J
f. 增加LCD panel與Main board之間的接地性% p7 E# Q% F6 t3 R, o
( u' S+ \% v N7 l) M, C8 g) l% ^ g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
# N9 J6 n! ^) X2 p* I2 x1 q% \6 ~# S( f
h. Main chip / SDRAM / Flash的下一層應為GND plane+ }% C! A A2 d, Q3 J/ D
0 M' _0 O, A4 G( [9 V i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
/ F( Q% C7 s# S 這些線路走線用
1 x- k+ Y% \& _$ E. l
! P5 _) D+ {# U: E( U0 l5 g j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
& n& K# K, j# B/ R
8 s0 n: v( @* C$ o! _% S1 Z/ @ k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,2 J& N+ X4 [! V& ?7 p# S, t8 U, V3 \0 I
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main - p9 w4 r" d! i* v# A
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像7 F) E2 { V; C. U
3 L d# e- K& q& D# v l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or " _: ?8 ~2 r( k& \( E2 o- O1 ^
Common mode choke or Capacitor解決,若無法則需加Core.* B- d! ~4 n+ `- U8 \* L5 H9 {
* E" T0 e, x' v! G* Z
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,9 ]' H4 i6 Y: R! \) c" [
無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡